Аналоговые перемножители напряжения

Таблица 2.1

Диапазон допустимых входных напряжений

Другим существенным недостатком простейших схем является то, что при изменении тока IЭ.3 меняется падение напряжения на резисторах R1 и R2. При наличии технологического разброса параметров этих резисторов появляется дополнительная погрешность преобразования, обусловленная изменением постоянной составляющей в выходном сигнале.

Достоинством рассматриваемой схемы является то, что полярность выходного напряжения в ней определяется полярностью разности входных сигналов DUX и DUY, которые могут быть как положительными, так и отрицательными, т.е. обеспечивается четырехквадрантное перемножение. В то же время существует противоречие между допустимыми синфазными сигналами по входам X и Y – синфазное напряжение на входах Х должно быть всегда выше, чем на входах Y, что сужает область применения таких перемножителей. В частности, если вход Х может включать в синфазный сигнал 0 В, то для входа Y допустимый синфазный сигнал должен быть меньше нуля.

От многих перечисленных недостатков свободна схема АП, приведенная на рисунке 2.2 [2, 3].

Рис. 2.2. Перемножитель на основе сдвоенных дифференциальных каскадов с перекрестными связями

Сдвоенный дифференциальный каскад с перекрестными связями выполнен на транзисторах VT7, VT10, VT11, VT14 и питается от двух генераторов тока на транзисторах VT8, VT12, которые, в свою очередь, также образуют дифференциальный каскад с разделенными генераторами токов на транзисторах VT9, VT13. Такая схема включения позволяет при любых изменениях токов коллекторов транзисторов VT8 и VT12 сохранить неизменными падения напряжения на резисторах R2 и R3.

Включение резистора RY позволяет расширить линейный диапазон по входу Y АП. В этом случае разность выходных токов дифференциального каскада на транзисторах VT8 и VT12 можно определить как

(2.4)

где rЭ = jТ/IЭ – дифференциальное сопротивление перехода база-эмиттер.

Если выполняется условие RY >> rЭ, тогда выражение (4) упрощается:

, (2.5)

а выражение (2.1) для данного перемножителя приобретает вид:

, (2.6)

где – разность входных напряжений между базами транзисторов VT7 и VT10.

Однако следует заметить, что и в этом случае линейное напряжение на входе Y будет ограничено максимальным током I0:

.

Поскольку проходная характеристика сдвоенного дифференциального каскада остается по-прежнему нелинейной, для линеаризации входа Х служит дифференциальный каскад на транзисторах VT2, VT3, VT5 и VT6. Линеаризация разности выходных токов в нем осуществляется, аналогично каналу Y, установкой резистора RX:

(2.7)

Нагрузкой дифференциального каскада являются транзисторы VT1 и VT4 в диодном включении. Токи коллекторов транзисторов VT2 и VT5, протекая через p-n переходы транзисторов VT1 и VT4, создают на них падения напряжения, разность которых является входным напряжением сдвоенного дифференциального каскада:

(2.8)

где I0 – начальный ток дифференциального каскада (предполагается, что транзисторы VT1 и VT4 абсолютно идентичны и их токи насыщения IS обратно смещенного p-n перехода одинаковы); IX – приращение тока, обусловленное приращением входного напряжения.

Подставляя (2.8) в (2.6), получим передаточную функцию перемножителя в следующем виде:

(2.9)

где масштабный коэффициент, имеющий размерность напряжения.

Схема, приведенная на рисунке 2.2, является базовой для большинства выпускаемых отечественной и зарубежной промышленностью АП. Для большинства современных интегральных микросхем АП, построенных на основе дифференциальных транзисторных пар с управляемой крутизной преобразования, погрешность перемножения лежит в пределах 0,5-2 % [4–6]. Источниками статической погрешности в АП являются рассогласование характеристик транзисторов в множительном ядре за счет технологического разброса и температурных градиентов по кристаллу, нелинейность входных преобразователей «ток-напряжение» (ПНТ) и т.д. [4]. В [6] показано, что наиболее существенный вклад в нелинейность АП вносят ПНТ, а при снижении погрешности линейности ПНТ до 0,1-0,05 % необходимо учитывать вклад в погрешность перемножения, вносимый объемными сопротивлениями баз транзисторов множительного ядра и логарифмирующих диодов [6].

2.1 Схемотехнические способы снижения погрешности перемножения

Источниками погрешности перемножения в четырехквадрантном АП (рис. 2.2) являются:

- напряжение смещения управляемых током дифференциальных каскадов;

- напряжения смещения ПНТ;

- погрешность установки масштабного коэффициента;

- влияние коэффициента усиления тока базы транзисторов;

- влияние токосуммирующего выходного каскада (при использовании одиночного выхода АП);

- нелинейность ПНТ;

- влияние объемных сопротивлений баз транзисторов.

Погрешности, обусловленные первыми пятью факторами, играют существенную роль, но могут быть снижены за счет тщательного симметрирования схемы с использованием технологических возможностей интегральной технологии, а также в процессе эксплуатационной настройки интегральной схемы АП [4].

 Скачать реферат