Субблок модуля управления МПС

Функциональное назначение разрабатываемого субблока (субблок модуля управления мультиплексора передачи сигналов).

Назначение устройства.

Ячейка является микропроцессорным устройством, предназначенным для управления работой модуля управления МПС. Модуль управления предназначен для работы в составе модуля МПС 16 и является микропроцессорным устройством управления. Модуль управления

обеспечивает прием и передачу информации по стыкам С2 и "Провод-сигнал".

В ячейке осуществляется прием и обработка информации, поступающей с системной шины данных D0-D15. Также ячейка осуществляет диагностику ячеек памяти 2, входящих в модуль управления МПС, и системной шины во время эксплуатации.

Основные технические характеристики.

Геометрические размеры платы 209×240×15,5 мм (Д×В×Ш)

Масса платы 250 г.

Масса ЭРЭ 45 г.

Номинальное напряжение питания - 5 В.

Максимальное значение переходного сопротивления контакта между элементами заземления и корпусом изделия не должно быть более 600 мкОм в местах непосредственного соединения деталей между собой при допускаемой погрешности измерения ±10%.

Величина сопротивления изоляции электрических цепей изделия должна быть не менее 20 МОм для нормальных климатических условий, 1 МОм для условий с повышенной температурой и влажностью.

Температура окружающей среды +5 ÷ +40 ºС.

Давление от 60 до 107 кПа (от 450 до 800 мм рт. ст).

Относительная влажность не более 80% при температуре не более 25 ºС.

Запыленность окружающей среды не более 0,75 мг/см².

Гарантийная наработка изделия на отказ - 9000 часов в пределах гарантийного срока эксплуатации.

Срок службы изделия - 15 лет.

Требования сохранности: назначенный срок хранения изделий должен быть не менее 12 лет при хранении в упакованном виде по ГОСТ В9.001 в легких условиях хранения в отапливаемых хранилищах в соответствии с ГОСТ В9.003.

Среднее время восстановления изделий должно быть не более 30 мин.

Состав и описание принципа функционирования.

В состав ячейки модуля управления МПС входят:

микропроцессор М1810ВМ86;

синхронизатор, построенный на основе генератора тактовых импульсов М1810 ГФ84 и кварцевого резонатора на 12288 кГц;

контроллер системной шины, реализованный на микросхеме М1810ВГ88;

регистр-формирователь шины адреса системной шины, реализованный на микросхемах 580ИР82;

буфер-усилитель шины адреса внутренней шины ячейки ЯМ101, реализованный на микросхемах 1533АП5;

формирователь системной шины данных, реализованный на трех микросхемах 580ВА86 (D15-D17);

формирователь внутренней шины данных ячейки ЯМ101, реализованный на двух микросхемах 580ВА86 (D23 и D24);

селектор адреса;

таймер 580ВИ53;

контроллер прерываний М1810ВИ59А;

ПЗУ, реализованное на двух микросхемах М573РФ4А, каждая микросхема емкостью 64К;

схема формирования тактов ожидания (удлинения цикла процессора) по запросу внешних устройств и при выполнении команд ввода-вывода;

схема управления индикаторами РАБОТА, ТЕСТ.

Из ячейки ЯМ101 на системную шину поступают:

сигнал системного сброса "RESET";

адреса обращения к памяти и портам ввода-вывода устройства У101: А0 - А19;

сигналы управления "IOR. ", "IOW", "MEMW", "MEMR", "AEN";

данные D0-D15;

тактовая частота OSC 12288 кГц (для выработки частоты синхронизации приемопередатчиков стыков С2).

При включении электропитания генератор тактовых импульсов формирует сигнал "RESET". По окончании сигнала "RESET" на выходе генератора тактовых импульсов формируются - сигнал готовности системы к работе "READY" и серии тактовых импульсов: CLK - для процессора и контроллера системной шины, PCLK - для системного таймера, OSC - для контроллеров последовательного интерфейса ячеек ЯМ104. Получив сигнал "READY" процессор формирует обращение к ПЗУ ячейки ЯМ101 по адресу FFFF0.

Обращение к памяти или портам ввода - вывода происходит следующим образом. Управляющие сигналы "SO" - "S2" из процессора поступают в контроллер системной шины М1810ВГ88,Исходя из состояния управляющих сигналов "SO" - "S2", контроллер М1810ВГ88 вырабатывает сигнал управления данного типа цикла шины (см. таблицу 1) и сигналы:

стробирования адреса "ALE";

сопровождения данных "DEN";

управления шинными формирователями "DT/R".

Таблица 1

На шину адрес - данные процессор выставляет адрес обращения к памяти или порту ввода/вывода. Адрес фиксируется в регистрах 580ИР82 по стробу "ALE". Затем на шину процессора адрес - данные поступают данные: при записи - из процессора, при чтении - из памяти или от внешних устройств. Управление шинными формирователями данных системной шины осуществляется по двум входам. По входу управления направлением передачи - сигналом "DT/R" из контроллера М1810ВГ88. По входу управления третьим состоянием:

для старшего байта данных (разряды D8 - D15) - сигналом "DEN";

для младшего байта данных (разряды DO - D7) - сигналом "DEN" и сигналами адресации к младшему байту данных "А0"=0, "ВНЕ"=И, либо сигналами "DEN" и "INTA" - при обслуживании запроса на прерывание.

 Скачать реферат