Цифровая обработка сигналов

Производительность:

Ø Векторные операции 1.9 миллиарда операций с байтовыми операндами в секунду

Ø Скалярные операции до 320 миллионов операций в секунду

Конструктив: стандарт PCI (версия 2-1) с темпом обмена да 132 Мбайт/сек.

Поскольку 2-х процессорный модуль МЦ4.01 применяется в том числе и для обработки видеоизображений, то для оцифровки полного видеосигн

ала (низкочастотного) служит плата, также изготавливаемая НТЦ "Модуль ".

2.2 Описание структурной функциональной схемы стенда

В состав стенда входят:

· Исследуемое устройство;

· Импульсный источник постоянного тока от ПЭВМ;

· Блок питания исследуемого устройства;

· Опорный генератор ВЧ;

· ПЭВМ с модулем приема данных МЦ 4.01;

· Коммутационная плата;

· Соединительные кабели и жгуты.

Стенд состоит из пульта, ПЭВМ с соответственно входящим в него PCI-модулем приема данных МЦ 4.01, опорного генератора, который выдаёт тактовую серию и подключаемого устройства к пульту. Опорная серия с тактового генератора подаётся на пульт , где она поступает на ПЛИС. ПЛИС вырабатывает синхросигналы, которые управляют исследуемым устройством. Эти серии подаются на исследуемое устройство. При подаче тактовых серий устройство начинает работать, т.е. выдавать некие сигналы - данные. Поскольку мы можем управлять этим устройством, соответственно мы можем принимать эти сигналы пультом. В пульте мы переупаковываем их в нужный вид, понятный процессору, который стоит в модуле приема данных МЦ 4.01. Соответственно по двум LINK-портам данные передаются на PCI-плату и далее программой данные забираются, обрабатываются и выводятся на экран.

Таким образом, имея некий проект ПЛИС, касающийся конкретного устройства, мы можем принимать данные, меняя соответственно частоту опорного генератора и изменяя некий сигнал управления конфигурациями, мы можем подключать и исследовать множество устройств.

3. Разработка аппаратной части

3.1 Выбор элементной базы

В течение последних лет, когда для многих разработчиков аппаратуры ЦОС стало ясно, что программируемые логические интегральные схемы (ПЛИС) - это удобная в освоении и применении элементная база, альтернативы которой зачастую не найти. Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали серийное производство, либо анонсировали ПЛИС с эквивалентной емкостью более 1 миллиона логических вентилей. Цены на ПЛИС (к сожалению, только лишь в долларовом эквиваленте) неуклонно падают.

Приведем известную классификацию ПЛИС по структурному признаку, т.к. она дает наиболее полное представление о классе задач, пригодных для решения на той или иной ПЛИС. Следует заметить, что общепринятой оценкой логической емкости ПЛИС является число эквивалентных вентилей, определяемое как среднее число вентилей 2И-НЕ, необходимых для реализации эквивалентного проекта на ПЛИС и базовом матричном кристалле (БМК). Понятно, что эта оценка весьма условна, поскольку ПЛИС не содержат вентилей 2И-НЕ в чистом виде, однако для проведения сравнительного анализа различных архитектур она вполне пригодна. Основным критерием такой классификации является наличие вид и способы коммутации элементов логических матриц. По этому признаку можно выделить следующие классы ПЛИС.

Программируемые логические матрицы - наиболее традиционный тип ПЛИС, имеющий программируемые матрицы “И” и “ИЛИ” В зарубежной литературе соответствующими этому классу аббревиатурами являются FPLA (Field Programmable Logic Array} и FPLS (Field Programmable Logic Sequencers). Недостаток такой архитектуры – слабое использование ресурсов программируемой матрицы “ИЛИ”, поэтому дальнейшее развитие получили микросхемы, построенные по архитектуре программируемой матричной логики (Зарубежная аббревиатура – PAL от Programmable Array Logic) – это ПЛИС, имеющие программируемую матрицу “И” и фиксированную матрицу “ИЛИ”. К этому классу относится большинство современных ПЛИС небольшой степени интеграции. В качестве примеров можно привести отечественные ИС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранние разработки (середина — конец 80-х годов) ПЛИС фирм «Intel». «Altera», «AMD», «Lattice» и др. Разновидностью класса ПМЛ являются ПЛИС, имеющие только одну (программируемую) матрицу «И», например, схема 85С508 фирмы «Intel», Следующий традиционный тип ПЛИС — программируемая макрологика. Они содержат единственную программируемую матрицу «И-НЕ» или «ИЛИ-НЕ», но за счет многочисленных инверсных обратных связей способны формировать сложные логические функции. К этому классу относятся, например, ПЛИС PLHS501 и PLHS502 фирмы «Signetics», имеющие матрицу «И-НЕ», а также схема XL78C800 фирмы «Exel», основанная на матрице «ИЛИ-НЕ».

Вышеперечисленные архитектуры ПЛИС, содержащие небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции. Естественно, для реализации алгоритмов ЦОС они не пригодны.

ИС ПМЛ (PLD) имеют архитектуру, весьма удобную для реализации цифровых автоматов. Развитие этой архитектуры — программируемые коммутируемые матричные блоки (ПКМБ) — это ПЛИС, содержащие несколько матричных логических блоков (МЛБ), объединенных коммутационной матрицей. Каждый МЛБ представляет собой структуру типа ПМЛ, т. е. программируемую матрицу «И», фиксированную матрицу «ИЛИ» и макроячейки. ПЛИС типа ПКМБ, как правило, имеют высокую степень интеграции (до 10000 эквивалентных вентилей, до 256 макроячеек). К этому классу относятся ПЛИС семейства МАХ5000 и МАХ7000 фирмы «Altera», схемы ХС7000 и ХС9500 фирмы «Xilinx», а также большое число микросхем других производителей («Atmel», «Vantis», «Lucent» и др.). В зарубежной литературе они получили название Complex Programmable Logic Devices (CPLD).

Другой тип архитектуры ПЛИС — программируемые вентильные матрицы (ПВМ), состоящие из логических блоков (ЛБ) и коммутирующих путей — программируемых матриц соединений. Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП — Look-Up Table, LUT), программируемый мультиплексор, D-триггер, а также цепи управления. Таких простых элементов может быть достаточно большое количество, у современных ПЛИС емкостью до 1 миллиона вентилей число логических элементов достигает нескольких десятков тысяч. За счет такого большого числа логических элементов они содержат значительное число триггеров, а также некоторые семейства ПЛИС имеют встроенные реконфигурируемые модули памяти (РМП -Embedded Array Block - EAB), что делает ПЛИС данной архитектуры весьма удобным средством реализации алгоритмов цифровой обработки сигналов, основными операциями в которых являются перемножение, умножение на константу, суммирование и задержка сигнала. Вместе с тем, возможности комбинационной части таких ПЛИС ограничены, поэтому совместно с ПВМ применяют ПКМБ (CPLD). В зарубежной литературе такие ПЛИС получили название Field Programmable Gate Array.

 Скачать реферат