Цифровая обработка сигналов

Множество конфигурируемых логических блоков (Configurable Logic Blocks, CLBs) объединяются с помощью матрицы соединений. Характерными для FPGA архитектур являются элементы ввода-вывода (Input/Output Blocks, lOBs), позволяющие реализовать двунаправленный ввод/вывод, третье состояние и т. п.

Особенностью современных ПЛИС является возможность тестирования узлов с помощью порта JTAG (B-scan), а

также наличие внутреннего генератора (Osc) и схем управления последовательной конфигурацией.

Фирма «Altera» пошла по пути развития FPGA архитектур и предложила в семействе FLEX1ОК так называемую двухуровневую архитектуру матрицы соединений. Логические элементы (ЛЭ) объединяются в группы — логические блоки (ЛБ). Внутри логических блоков ЛЭ соединяются посредством локальной программируемой матрицы соединений, позволяющей соединять любые ЛЭ. Логические блоки связаны между собой и с элементами ввода-вывода посредством глобальной программируемой матрицы соединений (ГПМС). Локальная и глобальная матрицы соединений имеют непрерывную структуру — для каждого соединения выделяется непрерывный канал.

Дальнейшее развитие архитектур идет по пути создания комбинированных архитектур, сочетающих удобство реализации алгоритмов ЦОС на базе таблиц перекодировок и реконфигурируемых модулей памяти, характерных для FPGA структур и многоуровневых ПЛИС с удобством реализации цифровых автоматов на CPLD архитектурах. Так, ПЛИС АРЕХ20К фирмы «Altera» содержат в себе логические элементы всех перечисленных типов, что позволяет применять ПЛИС как основную элементную базу для «систем на ' кристалле» (System-On-Chip, SOC). В основе идеи SOC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память и т. д.). Компоненты этих систем разрабатываются отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная структура SOC-микросхемы выполняется на базе этих «виртуальных компонентов» с помощью программ систем автоматизации проектирования (САПР) электронных устройств EDA (Electronic Design Automation). Благодаря стандартизации в одно целое можно объединять «виртуальные компоненты» от разных разработчиков.

Наша задача заключается в выборе такой элементной базы , которая позволила бы нам выполнить данное техническое задание с учётом всех технических требований. При выборе элементной базы нашего устройства будем руководствоваться следующими критериями:

· быстродействие;

· логическая емкость, достаточная для реализации алгоритма;

· стоимость оборудования для программирования ПЛИС или конфигурационных ПЗУ;

· наличие методической и технической поддержки;

· потребление энергии;

· отсутствие требований к радиационной стойкости;

· стоимость микросхем.

Таким образом, реализация устройства на микросхемах будет достаточно сложна и не дешева из-за своей громоздкости, потребляемой мощности, отсутствия возможности программирования и затрат на производство. Реализация устройства на микропроцессоре также нецелесообразна, поскольку при использовании микропроцессора будет тратиться достаточно много времени для обращения к внешней памяти для считывания выполняемой программы и данных.

Альтернативой микросхемам и микропроцессору в данном случае может послужить ПЛИС. Учитывая данные критерии отбора, для реализации блока памяти БПФ остановимся на элементной базы фирмы «Altera» и САПР ALTERA MAX+II 10.0 BASELINE, поскольку САПР фирмы Altera гораздо более доступны для пользователей, нежели, например, аналогичные САПР Xilinx. Наличие качественных САПР и общепринятых индустриальных стандартов (JTAG) даёт возможность конфигурирования микросхем ПЛИС напрямую из САПРа, что делает процесс проектирования удобным, быстрым, обеспечивает возможность переноса проекта на различные микросхемы ПЛИС, причем процесс разработки аппаратно независим. Сделаем свой выбор в пользу семейства микросхем серии FLEX10K, поскольку данное семейство микросхем по заявлению разработчиков специально предназначено для ЦОС и является достаточно высокопроизводительным.

ПЛИС семейств FLEX10K, FLEX10KA, FLEX10KE являются на данный момент, пожалуй, самой популярной элементной базой для реализации алгоритмов ЦОС, построения сложных устройств обработки данных и интерфейсов. Это объясняется тем, что благодаря большой логической емкости, удобной архитектуре, включающей встроенные блоки памяти (EAB, Embedded Array Block), достаточно высокой надежности и удачному соотношению цена - логическая емкость данные ПЛИС удовлетворяют разнообразным требованиям, возникающих у разработчика как систем ЦОС, так и устройств управления, обработки данных и т.п.

В настоящее время выпускаются ПЛИС семейств FLEX10K с напряжением питания 5 В, FLEX10KА (V) с напряжением питания 3.3 В и FLEX10KЕ с напряжением питания 2.5 В. Кроме того, ПЛИС семейства FLEX10KЕ имеют емкость встроенного блока памяти 4096 бит в отличие от ПЛИС остальных семейств, имеющих емкость ЕАВ 2048 бит. Обобщенная функциональная схема ПЛИС семейства FLEX10K приведена на рис. 3.1. В основе архитектуры лежат логические блоки (ЛБ), содержащие 8 ЛЭ и локальную матрицу соединений. Глобальная матрица соединений разделена на строки и столбцы, имеет непрерывную структуру (Fast Track Interconnect). Посередине строки располагаются встроенные блоки памяти (EAB). Кроме того, имеются глобальные цепи управления, синхронизации и управления вводом-выводом.

Встроенный блок памяти (ВБП) представляет собой ОЗУ емкостью 2048 (4096) бит и состоит из локальной матрицы соединений, собственно модуля памяти, синхронных буферных регистров, а также программируемых мультиплексоров. Сигналы на вход ЛМС ВБП поступают со строки ГМС. Тактовые и управляющие сигналы поступают с глобальной шины управляющих сигналов. Выход ВБП может быть скоммутирован как на строку, так и на столбец ГМС.

Наличие синхронных буферных регистров и программируемых мультиплексоров позволяет конфигурировать ВБП как ЗУ с организацией 256 х 8, 512х4, 1024х2, 2048х1.

Наличие ВБП дает возможность табличной реализации таких элементов устройств ЦОС, как перемножители, АЛУ, сумматоры и т.п., имеющих быстродействие до 100 МГц (конечно при самых благоприятных условиях, реально быстродействие арифметических устройств, реализованных на базе ВБП составляет 10 – 50 МГц).

3.2 Выбор и описание интерфейса

Программная часть состоит из комплекса программ, взаимодействующих друг с другом. Поскольку модуль МЦ 4.01 является процессорным, то для его работы необходима программа, осуществляющая загрузку модуля и взаимодействие с ним. Кроме того, необходима программа для процессоров, установленных на модуле.

По техническому заданию было необходимо разработать комплекс программ для HOST машины и модуля МЦ 4.01, обеспечивающих пересылку, формирование массивов, обработку и отображение данных.

Исходя из этих данных был разработан комплекс программ, состоящий из программы для модуля МЦ 4.01, программы для ПЭВМ с графическим интерфейсом и программы, осуществляющей установку программного обеспечения на ПЭВМ, конфигурирование операционной системы (установка драйверов модуля МЦ 4.01) для обеспечения совместимости.

 Скачать реферат