Цифровая обработка сигналов

NM6403 представляет собой высокопроизводительный микропроцессор с элементами VLIW и SIMD архитектур. В его состав входят устройства управления, вычисления адреса и обработки скаляров, а также узел для поддержки операций над векторами с элементами переменной разрядности. Кроме того, имеются два идентичных программируемых интерфейса для работы с внешней памятью различного типа, а также два комм

уникационных порта, аппаратно совместимых с портами ЦПС TMS320C4x, для возможности построения многопроцессорных систем.

Внешние шины (глобальная и локальная), подключенные через программируемые интерфейсы: GMI – интерфейс глобальной шины; LMI - интерфейс локальной шины. Процессор NM6403 может обращаться через глобальную и локальную шину к двум внешним памятям, каждая из которых содержит до двух банков, различающихся типом и временными параметрами. Внутри NM6403 каждый из интерфейсов соединен соответственно с шиной глобального адреса (GLOBAL ADDRESS BUS) и шиной локального адреса (LOCAL ADDRESS BUS), а также с двумя шинами для ввода данных и команд (INPUT WEIGHT BUS и INPUT INSTRUCTION BUS), шиной вывода данных (OUTPUT DATA BUS). Специфика функционального использования шин команд INPUT WEIGHT BUS и INPUT INSTRUCTION BUS для передачи данных и команд рассматривается далее. Шины команд INPUT WEIGHT BUS, INPUT INSTRUCTION BUS, OUTPUT DATA BUS, LOCAL ADDRESS BUS и GLOBAL ADDRESS BUS образуют группу шин, называемую внутренними шинами процессора NM6403.

RISC-ядро (RISC-core) содержит 8 32-х разрядных адресных регистра , 8 32-х разрядных регистров общего назначения, счетчик адреса программы и слово состояния программы, два функциональных устройства адресных вычислений, функциональное устройство для выполнения операций над скалярами, два таймера, а также регистры управления и состояния. RISC-ядро производит вычисления со скалярами и адресные вычисления, которые могут задаваться явно соответствующими командами адресной арифметики, а также неявно, в командах обработки векторов.

Векторный узел (Vector unit) включает 3 блока внутренней памяти, каждый из которых содержит 32 64-разрядных слова, набор специальных регистров управления, а также функциональное устройство с настраиваемой на разрядность операндов структурой для выполнения матричных операций.

Сопроцессор прямого доступа к памяти ( DMA coprocessor) с двумя коммуникационными портами (Port0 и Port1) дляобмена по двунаправленным байтовым линкам (Link0 и Link1).Прием и выдачу информации по линкам можно выполнитьтолько через внешнюю память по схеме “внешняя память” ->Linkили Link->“внешняя память”.

Устройство управления (Control unit) задаёт и контролирует правильность конвейерного выполнения команд, осуществляет арбитраж использования внутренних и внешних шин, обслуживает внутренние и внешние прерывания. Всего имеется 9 прерываний - 1 внешнее и 8 внутренних.

Cпецифика использования шин INPUT WEIGHT BUS и INPUT INSTRUCTION BUS состоит в том, что они обе используются как для передачи данных, так и для передачи команд. В RISC- ядре и векторном узле, сопроцессоре прямого доступа к памяти эти шины используются следующим образом:

RISC-ядро - INPUT WEIGHT BUS - передача данных и команд, INPUT INSTRUCTION BUS- преимущественно передача команд;

Векторный узел- INPUT WEIGHT BUS - передача данных- весовых коэффициентов и команд, INPUT INSTRUCTION BUS - передача данных и команд;

Процессор прямого доступа к памяти - INPUT WEIGHT BUS передача данных и команд, INPUT INSTRUCTION BUS - передача данных и команд.

Организация памяти

Процессор NM6403 использует 32-разрядный вычисляемый адреспри обращении во внешнюю память, причём обмен происходит по32 или 64 разряда. Таким образом, доступное адресное пространстворавно 16 Гбайт. Оно делится на две равные части - локальное иглобальное (см. Рис. 2-2). Если старший разряд адреса равен нулю,идёт обращение к локальной памяти, если единица - к глобальной.Младший разряд вычисляемого адреса используется при доступе к32-разрядным данным: если он равен нулю, используется младшаячасть памяти (разряды 31 - 0), если единица - старшая (разряды 63 -32). При обращении за 64-разрядными данными или при выборкекоманд он игнорируется.Обмен 32-разрядными данными с внешней памятью производитсятолько скалярными командами, если в качестве источника илиприёмника в них указан 32-разрядный регистр. В случае, когда это64-разрядный регистр или когда обмен задаётся векторнойкомандой, используются соответственно 64-разрядные данные.Выборка команд из памяти всегда осуществляется по 64 разряда,хотя процессор NM6403 работает как с 32-, так и 64-разряднымикомандами. Это накладывает определённые ограничения нарасположение команд в памяти: все 64-разрядные команды, а такжеадреса, по которым осуществляется переход, должны бытьвыровнены по чётному адресу. В случае выборки одновременнодвух 32-разрядных команд первой будет выполняться команда,находящаяся в младшей половине 64-разрядного слова.Отличие глобальной и локальной памяти связано кроме адресации ссостоянием шин процессора NM6403, через которые эти памятиподключены, после системного сброса. Шина локальной памятипосле сигнала сброса принадлежит процессору NM6403, а шинаглобальной памяти - не принадлежит. Такая несимметричностьсделана для упрощения мультипроцессорной работы.

В проекте взаимодействие PCI контроллера с процессорами осуществляется следующим образом: входные данные поступают на Link порты процессоров, далее происходит некая обработка данных процессорами, результаты обработки записываются в память (статическую либо динамическую). Память является общей для процессоров и PCI контроллера. После того, как процессор закончит запись данных в область памяти, PCI контроллер может считать эти данные и передать их на шину PCI. В операционной системе память модуля является областью данных с фиксированным диапазоном адресов. Поскольку при разработке предполагалась передача данных в режиме реального времени, то запись данных процессорами осуществляется по принципу ping-pong. Для каждого процессора организовано две области памяти. Сначала процессор пересылает фиксированное число данных в одну область памяти, другая в этот момент считывается, затем наоборот. Естественно скорость приема данных в данном случае целиком зависит от быстродействия ПЭВМ (далее HOST машина). Данные записываются в память модуля только в том случае, если один из банков памяти, приходящихся на процессор NM считан HOST машиной.

Шины расширения ввода-вывода являются средствами подключения системного уровня: они позволяют адаптерам и контроллерам периферийных устройств непосредственно использовать системные ресурсы компьютера — пространство адресов памяти и ввода-вывода, прерывания, прямой доступ к памяти. Устройства, подключенные к шинам расширения, могут и сами управлять этими шинами, получая доступ к остальным ресурсам компьютера. Шины расширения механически реализуются в виде слотов (щелевых разъемов) или штырьковых разъемов; для них характерна малая длина проводников, то есть они сугубо локальны, что позволяет достигать высоких скоростей работы. Эти шины могут и не выводиться на разъемы, а использоваться для подключения устройств в интегрированных системных платах. В истории шин расширения ПК насчитывается уже 3 поколения.

 Скачать реферат